

1974年 ₽月 9日

(特許法第88条ただし書の規定による特許出願)

昭和 50年 8月 26日

特許 原表官 及

1. 発男の名称

8. 特許請求の範囲化記載された発明の数

アメリカ合衆国、ニュー・ジャージイ州、ビスカタウエイ ロイヤル・ドライブ 87、アデトメント 4.87

氏 名 ゴーダバリフシュ・パニグラヒ

4. 特許出願人

アメリカ合衆国、ミシガン州、デトロイト

6. 代 理 人

住 所 大阪市北区南森町11番地 八千代第一ビル 大阪(06)851-6289(代)

およびゲータストレージ袋業

2、特許辨求の範囲

(1) ストアされた電荷があるかないかによつて チーメビットが表わされる一連のシフトレジスを にストアされたデータをリフレッシュする方法で あつて、

各々の前記データビットを同時に再生し、かつ「 各々の前記データビットを同時に再生する間に 使いて 前配シフトレジスタのスタツクでデータビットを 後見りさせるようにシフトするリフレツシニ方法。

複数個の再生手段を含む電荷転送索子シフ トレジスメのスメッタにストアされたゲータビツ トをリフレツシュする方法であつて、、

前記スタック内をダウンしてかつ少くとも1個 の前記再生手段を消して各々のデータビツトをシ

親いて前記スタツタ内を装戻りしかつ少くとも

19 日本国特許庁

①特開昭 51=50616

43公開日 昭51. (1976) 5.4

2)特顯昭 fo = 1048P8

昭50 (1975)8 .26 22出顯日

未請求 審査請求

(全16頁)

庁内整理番号 70+6 +6 7164 +6

62日本分類

P7171C18 P7171 C.61

(1) Int.Cl². 911C 11/34 9116 19/28

1 個の前紀再生手段を選してデータ トするりフレツシユ方法。

各々が再生手段を含む電荷転送業子シブト レジスタのスタック内に温熱的に配列されたワー ド形態でストアされたアータをリフレツシュする 方法であつて、

前化スタックの少くとも1ワード位置ダウンし かつ少くとも1個の再生手段を通して各タータワ ードをシフトし、かつ

続いて前記スタックの少くとも17-Y位産業 **戻りさせかつ少くとも1個の再生手段を通して各** タータワードをシフトするりフレツシュ方法。

チータピットが、ストアされた電荷のパケ ツトによつて表わされる複数個のシフトレジスタ を備え、各レジスタは入力嫡および出力嫌を有し、 かつ各レジスタがその隣後レジスタの方向と反対 方向にシフトするように一方の次に他方が積み重 ねられかつ配向されかつクロツクされ、および

前記レジスタを相互接続するために選択的に動 作して、前配レジスタを通して前配データビツト

- 特朗 昭51-50616四

の各々のダウンシフトおよび前記データピットの各々の再生を衝散化し、または前記レジスタを通して前記データピットの各々のアップシフトおよび前記データピットの各々の再生を能略化する手段、を借えたデータストレージ装置。

(B) データワードが直列順序で連続的にストア されるシフトレジスタのスタック、および

前配ワードの連続的順序を妨げることなく前記スタック内で前配データワードをアップまたはダウンシフトする手段から成るデータストレージ装置

(6) 電荷転送素子シフトレジスタのスタックから成るメモリにおいて、電荷パケットの形態で前配レジスタの少くとも1個へのデータピットエットリを制御する装置であって、

ソース仮址、

前記ソース領域と前記少くとも1個のシフトレ ジスタの導電チャネルとの間に介在され、少くと も1個の制御領域を含む第1導電経路、ならびに 前記ソース領域と前記少くとも1個のシフトレ ジスタの専電チャネルとの間に介在され、少くと も1個の創物領域を含む第2導電経路から成る製 機。

3、発明の詳細な説明

- 発明の背景

この発明は一般にコンピュータメモリ機構に関するもので、より特定的には電荷転送素子シフトレジスタから成りかつ後入れ先出しまたは免費する。広い観点から云つて、この発明は、公知のMOSシフトレジスタのようにストアされた電荷のリフレッシュが必要な他の電荷ストレージメモリに応用例を見出すこともできるが、この発明は特に電荷転送素子の実施例に向けられる。

電荷転送票子シフトレジスタは、1973年9月11日にW.F.Kotonocky に対して発行されたアメリカ合衆国特許第3,758,794号によつて示されるようにこの技術分野においてよく知られている。そのようなレジスタでは、情報はレジスタの電極下のストレージセル中の少数キャリヤの電荷パケ

そのようなシフトレジスタは、特にスタックメモリ設計に適したものとしての示唆を与える。過去において、使入れ先出しまたは先入れ先出しの種類の直列スタックメモリがコンピュータシステムにおいて幅広く用いられていた。それらはソフトウエアプログラムによつてランダムアクセスメ

メモリ応用に電荷転送業子を用いるとき、メモリを周期的にリフレッシュ(refresh)する必要がある。さもなければ、少数キャリャの熱的なおよびその他の発生がメモリ内容の損傷をきたす。加えて、電荷転送の不十分さのため、或る数の電荷転送機電荷が再生されることが必要である。

先行技術の菓子は、リフレッシュ問題に対していくつかの解決を提供した。その1つでは、メモリのデータがメモリからシフトされ、一時的にストアされかつシフトして戻された。そのようなア

特問 昭51-50616(3)。

データをリフレッシュしかつ電荷転送案子スタックメモリのシフトレジスタ間でデータを転送するための有効な構造を機構化する問題は、メモリの大きさの最小化を兼う関心事によつてさらに複雑化される。2位相電和転送案子構造はより簡単化されかつ8または4位相構造よりも約20%の空間節約になる。集機回路用語に翻訳されれば、

この発明のさらに他の目的は、簡単なかつ拡張 し得る集積回路設計において電荷転送業子スタッ タメモリ機構およびリフレッシュ技術を実現する ととである。

との発明のさらに他の目的は、単方向シフトレ ジスタから成る電荷転送素子において双方向直列 データ転送を容易にすることである。

との発明の特定の目的は、データがスタック内で交互的にシフトアツブされかつその後シフトダウンされるリフレッシュ技術を利用した一連の単方向性、2位相電荷転送案子シフトレジスタから後入れ先出し、先入れ先出しスタックメモリを構成することである。

との発明のこれらおよび他の目的および利点は、 各上に横たわるレジスタのドレインが、すぐその 下に横たわるレジスタのソースに対向して横たわ るように、一連の単方向電荷転送素子シフトレジ スタを他方の上に一方を被み重ねることによつて 建成される。スタックの一方側では、連続的なレ ジスタ対が従来の電荷再生予股によつて接続され

発明の概要

それゆえに、この発明の目的は電荷転送業子シフトレジスタからスタックメモリを効率的に構成することである。

との発明のもう1つの目的はそのようなメモリの内容をリフレッシュするための簡単なかつ能率的な技術を提供するととである。

との発明の前述の目的および利点は、それを用いるととによって得られる他の目的および利点と ともに、図面と関連して使まれるこの発明の以下 の詳細な説明から明らかとなろう。

発明の好ましい実施例の詳細な説明

との発明の好ましい実施例をまず第1 A 図および 5 1 B 図 に関して述べる。 これらの図の簡略化した格図構造はこの発明の好ましい実施例のスタ

フタメモリの動作理論を最もよく示す。

との発明の好ましい実施例のスタック内のシフトレジスタ R 1 1 ないし R M 2 は単方向性、 2 位 概形であり、任意の数 (a) のストレージセルを各々 有する。適当な 2 位相 タロック 信号を各レジスタ

· 特別 昭51-50616(4) へ与えると、電費パケツト (packet) によつて表 わされたデータピットを求るレジスタセルから次 のセルへ移動させる。レジスタR11ないし RM2 は、各レジスタが第1関の矢符12によつて示さ れるようにその上および下のレジスタから反対方 向にデータをシフトさせるように構成される。レ ジスタス11.ないしRM2はさらに対しないしM 内に構成され、完全なコンピユータワードは1ワ ードか2ョピットで作られるように各ペア内にス トアされる。従つて各レジスタ対1ないしMは第 1 段 R11, R21, ········RM1、および第 2 段 R12,R22,RM2から成る。各ペアは従来の電荷再成手段11 によつてスタックの一方側に接続される。Kosonocky のアメリカ合衆国特許第 3, 758, 794 号に示され るように、そのような電費再生は各シフトレジス タ内に協働エレメントを要し、これは従来の再生 手段 1-1 の一部としてかつアップおよびダクンゲ - ト 18, 15とそれぞれ一体的なものとして第 1 A 図および第18図に概略的に示される。

・との発明の好ましい実施例において、2mピツ

トの各党全ワードは、スタックとでリウタンクを選択している。このリフレンシュを選択している。このリフレンシュを対している。このリフレンシュを対したいる。このリフレンシュを対したののリングを受ける。ため、カードが対し、カードが対し、カードが対し、カードが対し、カードが対し、カードが対し、カードが対し、カードが対し、カードのでは、クードでのプレーを対しては、クードでは、クードでは、クードでのプレーを対しては、クードでのプレーを対して対しては、クードのファックを介して移動したの平面のレジスタを介して移動した。

スタックは2状態のうちの一方状態にあるよう に特徴づけられる。一方状態において、最後のレ ジスタ対域を除いて第1レジスタ対1および各々 後続するレジスタ対2ないしM-1にはワードが ロードされ、かつリフレッシュは各ワードを1個 のレジスタ対ダウンするように移動させることに よって連収される。それによってスタックは、第 1 レジスタ対1が空になるような第2状態へもた 6 される。次のリフレッシュ動作は各ワードを1 レジスタ対アップに後長りさせ第1リフレッシュ 状態にし、そのとも最初のレジスタ対1には1ワ ードがロードされかつ最後の対Mが空になる。以 後、第1リフレッシュ状態は状態8と称する。

6第2レジスタ対2へ移動されるまで持続する。 それから状態B信号が発生されかつ状態AK再皮 進するまで維持される。これらの信号は、交互の アップーダウンサフレツシ二動作およびメモリア タセスを促進させるのに必要な制御に加わる。と の関係の性質は以下のリフレッシュ動作のより弊 : 細な機能からより明らかになろう。

スタツフが状態Aにありかつストアされたデー タもりフレッシュする必要がある場合を想定すれ は、PUSH信号が制御回路2.7によつて発生さ れかつダウンゲート15を閉成させる。値方、ア ップゲート13は側かれる。ダウンゲート15が アひま日信号によって閉じられるとを、曲折経路 (第2A図および第2B図)は再生手段11およ びダウンゲート15を介してスタツクのレジスタ Q11ないしRM2を適つて形成される。その後 で、一連の20個のクロックパルスを付与すると、 各ワードは従来の再生手取11およびダウンゲー ト15を通してシフトしかつ次のそれぞれの興徒 レジスタ対へダウンし、従つて各ワードモリフレ

この点までは、スタツクおよびスタックリフレ アシュ動作においてレジスタ E1iないしRM2 の相互接続を職職する目的で、スタックはデータ がロードされるものとして考察した。スタツクを ロードするために、使入れ先出しまたは先入れ先 出しモードでその動作を許容させ、かつ同様なス タックに簡単に接続することによつて容易に広げ られることができるためには、前述された PUSH および CHIP POP入力回路 19, 88ならびに POP およびOUT出力回路 23, 25が必要になる。

スタックへテータを入れる場合、次のアプロー ナがこの発明の好ましい実施例に用いられる。も しスタックが状態 A にあれば、第17-ドは第1 レジスタ対1にストアされ、かつエントリ中のデ - タはスタツク内で適当なシーケンスを維持する ために第1レジスタ対1の第1段R11へ押し入 れられる。この要求は、PUSH信号でダウンゲ ート18を閉じかつ第1レジスタ対1へ17-!! をタロツのすることによつて満たされる。第1レ ジスタ対えを前に占領したワードおよび、スタツ

スタックが収る時間状態Bのままであつた後、 |再皮リフレッシュが必要となる。アップゲート18

ツシュしかつスタック を状態 B K 聞く。

は P.O.P 信号によって閉じられかつダウンゲート 15はPUSH借号を除去することによつて関か れる。他の一連の20個のクロツクペルスを与え ると、各ワードはピツトごとに競技のより上方の レジスタ対へ戻るようにシフトする。 P O P 信号 の付与により形成された経路は第3A図および第 3 B図により明確に示される。閉成されたナップ ゲート13によるストアされたピツトの移動を示 すために、第2レジスタ対2の第2段R22の最 後のピット35(第3B図)が、第1クロツタパ ルスによつて第1レジスタ対1の第1股末11の 第 7 セルC1ヘシフトされる。さらにクロツタパ ルスはそのピツトを第1股R11を介し、第1股 R 1 1 および第2数R 1 2 を接続する再生手数11 を介して連続的にシフトし、最終的には 2 n 番目 のクロツダペルス後に第1レジスタ対1の第2般 **R12の2n番目のセル C_{2n}へ茧る。**

・1内の他のワードの各々は、新たなアータのエン トリと同時に次のそれぞれのより低いレジスタ対 ヘクロックされる。もしスタックが状態Bにあれ ば、第1ワードは第2レジスを対2に位置し、か つりフレッシュを達成しかつ状態人へ引き続き復 帰するために第1レジスタを開放させたままにし ておくために、エントリ中のワードが第2レジス タ 対 2 へ押し入れられるべきことが所望される。 それゆえにPUSH信号が発生されてダウンゲー ト15を閉じ、かつエントリ中のワードが第2レ ジスタ対 8ヘクロツクされ、一方後載するワード がスタックの1レジスタ対だけシフトダウンされ

第1レジスタ対1または第2レジスタ対2のい ずれかへのデータのエントリを制御するために、前の パラグラフで述べたように、第1および第202 入力 PUSH ANDゲート 37, 39 がこの発明の好 ましい実施例の『USH回路19(第1回)内で 甩いられる。これらのANDゲート 37, 89 D各々 はデータエントリ鉄41か6第1入力を受ける。

特問 昭51-50616(B)

第1 PUSH ANDゲート 8 7 の第 2 入力 4 8 は状態 A 信号線 7 7 に接続され、他方第 2 PUSH A NDゲート 8 9 の第 2 入力 4 5 は状態 B 信号線79 に接続される。第1 PUSH ANDゲート 8 7 の出力は第1 レジスタ対1 の第1 段取 1 1 へ結合され、かつ第2 PUSH ANDゲート 8 9 の出力は第2 レジスタ対2 の第1 段取 2 1 へ設線された第1 PUSH AND ゲート 3 7 を介して第1 レジスタ対1 へのみ入れられ、かつ状態 B においてデータは能動化された第2 PUSH ANDゲート 3 9 を介して第2 レジスタ対2 へのみ入れられる。

スタッタを先入れ先出しモードで動作させかつもう1つのスタックへの出力を通してメモリ拡張を許容するためには、最後の2レジスタ対M、M・1の内容がアタセスできなければならない。なぜならばスタックへ押し入れられた第1ワードはリフレッシュ状態によつてレジスタ対MまたはM・1のいずれかにある。再び、ANDゲート 47、4 9 は最次的なアタセスを提供するように用いら

れる。第1 OUT AND ゲート 4 7 は最後の一つ 学前のシフトレジスタ対M - 1 の第2段型(M -1) 2 からの入力 5 1 と、状態 A 信号線 7 7 から の第2入力 5 3 とを有する。他の O U T A N D ゲート 4 9 は最後のシフトレジスタ対M の第2段 取M 2 からの一方入力 5 5 と、状態 B 信号線 7 9 からの他方入力 5 7 とを有する。これらの 2 個の OUT AND ゲート 47, 49 は O R ゲート 5 9 に供 給されて、増幅器 6 1 を介して出力する。

従って、状態 A において、スタックへ配置された第1ワードは最後の一つ手前のシフトレジスタ 対 M - 1 ヘシフトされる。勿論、状態 A 信号が存在して、第1 O U T A N D がート 4 7 を能動化する。もしデータがメモリから読み出すべきであれば、アップおよびダウンゲート 13, 15 は関かれる。そこで、データは能動化された第1 O U T A N D がート 4 7 を介してメモリから読み出されかつ最後の一つ手前のレジスタ対M - 1 の データの連続的クロックに応答して増報器出力 5 3 で検出される。ゲート 13, 15 を開けたままにすればシフトされた

出力データが近接のレジスタ対M - 2 、Mへアツ プまたはダウンシフトすることによつてスタック に維持されることが妨げられる。

状態 B において、データは、アップおよびダウンゲート 13、15を関様に開きかつ最後のレジスタ 対 M を クロックすることによつて、またはダウンゲート 1 5 を閉じかつ全レジスタ 1 ないし M を クロックすることによつて、第 2 0 U T ANDゲート 4 9 を介して最後のレジスタ対 M から読み出される。後者の場合、スタック内の各ワードは1 レジスタ対 M フードは、 能動化された第 2 0 U T AND ゲート 4 9 を介して M レジスタからシフトされたデータワードのあとを継ぐ。

使入れ先出しモードでスタックを動作させかつ 拡張された設計で他のスタックメモリへデータを アップシフトするのを容易にするために、先入れ 先出し動作のために述べられたものと同様なゲー ト回路がこの発明の好ましい実施例で用いられる。 従つて、それぞれ第1および第2レジスタ対1、 2 の第 2 般 R I 2、R 2 2 の出力 (ドレイン) 端によって与えられる第 1 および第 2 P D P ANDゲート 6 5、6 7 が利用される。第 1 P O P ANDゲート 6 5 には状態 A 信号線 7 7 から入力 6 9 が与えられ、かつ第 2 P O P A N D ゲート 6 7 には状態 B 信号線 7 9 から入力 7 1 が与えられる。再び、 A N D ゲート 6 5、6 7 が O R ゲート 7 3 および増幅器 7 5 に与える。

世つて、状態 A において、スタックへロードされた最終ワードは第1 レジスタ対 1 にある。それは、2 n回 レジスタをクロックする間にアップゲート 1 3 を閉じたままかつダウンゲート 1 5 を閉いたままにすることによつてスタックから読み出される。スタックの各ワードは従つて 1 レジスタ対だけアップシフトされ、第1ワードは第1 POP A N D ゲート 6 5 を介して存在し得るのみである。

もしスタックが状態B にあれば、最終ワードは 第 2 レジスタ対 2 から読み出し得る。 この読み出 しはアップおよびダウンゲート 13, 15の両者を明 きかつ第 2 レジスタ対 2 のみをクロフクすること

特朗 昭51-50616(7)

によつて達成される。データは能動化された第2 POP ANDゲート87およびORゲート78を通 して出力される。

前の説明はこの発明の好ましい実施例のデータ 転送方法およびリフレッシュ方法を示したが、それは単片集積回路構造に特に適した構造的適応を 示していない。そのような適応は第4 A 図および 第4 B 図に示される。

いくつかの一般的な特徴は第4 A 図 3 よび 5 4 B 図 の ス タ ッ ク 設計 において 注目 に値する。 まず、 第 1 A 図 3 よび 5 1 B 図 の ア ップ 3 よび 5 2 で か ト 1 3、 1 5 は、シフトレジスタソース 拡 後 5 1 ないし 5 2 とシフトレジスタチャネル R 1 1 … R M 2 との間 に 構成される サンドイッチ 構造 8 1 に よって シフトレジスタ チャネル R 1 1 ないし R M 2 へ 直接的 に 備えられる。 サンドイッチ 構造 8 1 は 共通 P O P 終 8 3 および 共通 P U 5 H 練 8 5 を介して 制 如 するように される。 第 2 に、 第 1 A 図 の P 出力 論理 2 1 および P U 3 H 入力 論理 1 9 は 6 正 されて、 第 2 シフトレジスタ対 2 の 第 1 段

R 2 1 へ 3 個の入力が必要な状況を解析する。

能述したアツブおよびダウンシフトを容易にするサンドイツチ標準81は第5A図および第5B図に辞細に示される。それらは各々チャネルストツパ価級89、ソース拡散回域91、2個のアルセニウム電腦93、95および2個のシリコン電腦倒域97、99から成る。第4A図、第4B図、第5A図および第5B図の比較が示すように、サンドイツチはシフトレジスタチャネルの幅に適合させる必要がない。

各ソース拡散 9 1 はチヤネルストツパ領域 8 9 とともに T を形成し、かつ各第 1 段シフトレジスタチヤネル R 11 , R 21 , R 31 ··········R M 2 への電子 C 機 で 提供 するために 先行技術における ように 格 成され 動作される。 2 個のストツパ領域 8 9, 9 0は シフトレジスタチヤネル R 1 1 ···· R M 2 と、 あら が はを 提供 する C とに よつて、 ソース 9 1 から チヤネル R 1 1 ··· R M 2 へ 至る 電 が 路 と を 規 定し、 前 記ある 価 域では、 少数 キャリヤが 発生されず、かつクロック電圧が何の影響も与えない。

先行技術において、そのようなストツバ分離はチャネルドーピングよりもドーピングを数オーダの 大きさ増加することによつて達成されていた。

2個の複列経路が各サンドイフチ 8 1 のソース 領域 9 1 から 間連のシフトレジスタチヤネルへ るように規定される。各チヤネルストツバ 8 9 の 上側では、経路はアル 1 二 ウムの上方ゲート電極 9 7 とによって 想定される。チャネルストツバ 8 9 のでは、 を 2 1 とを関連のシフトレジスタチャネル との間の直列経路が、下方アル 1 二 ウムゲート電 を 9 5 と、下方シリコンゲート電極 9 9 とによっ て与えられる。

てれらの電極は公知手段によってPUSHおよびPOP制御練83、85ならびに隣接シフトレジスタのPレイン出力101へ接続され、前述の制御された、交互のアップおよびダウンデータリフレッシュ転送を許容する。上部のアルミニウム電低95日練85へ接続されかってルミニウム電低95日共過POP練85へ接続される。

これらのアルミニウム電極 83、85 は P O P または P U S H 側 毎 個 号があるかないかによつて 電荷 住入を禁止または許容する。各上部シリコンゲート電極 9 7 は、ダウン練 1 0 3 によつて、それぞれの先行シフトレジスタ対の第2股 R 2 2、R 3 2,R 4 2 (第5 A 図、第5 B 図)の P レイン拡散 1 0 1 へ後続される。各下部シリコンゲート電極 9 9.は、アップ練 1 0 5 によって、それぞれすぐ次のシフトレジスタ対の第2股 R 8 2、R 4 2、R 5 2 (第5 A 図、第5 B 図)の P レイン拡散 1 0 1 へ後続される。

特別 昭51-50616(3)

レージャル94内にデータ信号があるかないかによって、関連のソース拡散91からそれぞれ連続するレジスク第1股181, R41, R51への電荷の住入が制御され、従つてシフトレジスタ股間のデータ転送が生じる。

POP信号を付与すると、電視住入が可能となり かつアップ親105を介して隣接の上部レジスタ 対へのデータ転送が可能となる。

の論、すべてのデータ転送は、概述したように 適当なタロック信号によって駆動される。また、 電荷住入を創御するためにPOPおよびPUSH 信号に対する適当な電圧を選択することはこの分 野において周知である。

見られるように、この発明の好ましい実施例の サンドイツテ構造 8 1 は簡単かつ高い対称性を有

し、かつ簡単な集積回路の実施例に役立つ。しか しながら、第1A図に示されるように第2レジス タ2の第1段 R 21へ3本のリードを組み入れる ととは構造を複雑にする。第1Aおよび1B図に 関して既述したゲート方法はなお用いられるが、 2入力よりも3入力を用いる必要性は後で辞述す るように第4Aおよび4B図の構造によつて解消 される。

余分な入力は A N D ゲート 1 1 3 および O R ゲート 1 1 5 を付加することによって解消されて的 述した P O P 出力回路 2 1 と P U 3 H 入力回路19 とを相互に関係づける。 A N D ゲート 1 1 3 は、 第 1 レジスタ対 1 の第 2 段 R 1 2 の F レイン 1 0 1 からの一入力 1 1 7 と 状態 A 借号線 7 7 からの一入力 1 1 9 とを受ける。 O R ゲート 1 1 5 は A N D ゲート 3 9 からの一入力 1 2 2 とを受ける。 O R ゲート 1 1 5 の出力 1 2 3 は、 第 2 シフトレジスタ対 2 の 第 1 段 R 2 1 内でサンドイツチェレメント 8 1 の上郷 シリコン電信 9 7 へ接続される。

それゆえに、スタックシステムが状態 A にありかつスタック内の第 1 ワードが定義によつて第 1 レジスタ対 1 にあるとき、ANDゲート 1 1 3 は能動化され、ORゲート 1 1 5 を介して第 2 レジスタ対 2 の第 1 段 R 2 PUSH ANDゲート 3 9 はなおもORゲート 1 1 5 を介して第 2 レジスタ対 2 の第 1 段 R 2 2 へ結合される。

もしスタックがロードされるべきであれば、

2 内のデータワードが第 1 レジスタ対 1 ヘシフト し、第 3 レジスタ対 3 内のワードが第 2 レジスタ 対 2 ヘシフトアツブし、以下同様であり、他方第 1 レジスタ対 1 内のもとのワードは第 1 P O P

特別 昭51-50616(6)

ANDゲート65を介して外へシフトされる。第 2レジスタ対2の第1股R21の上部アルミニウム電極にPU5H信号がないと、第1レジスタ対 1のもとのワードはANDゲート113のRゲート115および上部シリコン電極97接続を介して第2レジスタ対2ヘシフトされるのが阻止され

る。状態Bにおいて、後入れ先出し動作は、POP およびPUSH信号の両者を与えないでかつ第2 シフトレジスタ対2だけをクロツクすることによ

つて達成される。出力されたデータを第 1 または 第 3 レジスタ対 1, 3 のいずれかヘシフトするのを 連けながら、出力は第 2 POP AND ゲート 6 7

を介して第2シフトレジスタ対2から与えられる。

もしデータが先入れ先出し彦様でスタックから 引き出されるべきであれば、それは最後のレジス タ対Mまたは一つの手前のレジスタ対M - 1 のい

PUSH 信号が与えられる。全ダウン研第1-0-5 はそれによって能動化され、直列データをスタッ タの下部レジスタへ転送させる。もしスタックが 状態 A にあれば、第1 P U S H A N D ゲート3 7 が能動化され、他方第2 P U S H A N D ゲート3 9 が不能動化される。電荷の形態のデータは上部シリコン電極 9 7 を介して第1 P U S H A N D ゲート 3 7 から第1 レジスタ 対1 の第1 段 R 2 1 へ シランタが状態 B にあれば、第2 P U S H A N D ゲート 3 9 が能動化され、かつデータは同様にして第2 P U S H A N D ゲート 3 9 を通して第2 レジスタ 対2 の第1 段 R 2 1 へ シフトさ

V

もしデータが後入れ免出し放後でスタックから 引き出されれば、それは第1または第2レジスタ 対 1,2 のいずれかから出力される。状態 A におい て、P O P 信号が与えられ、アップ線 1 0 5 およ び下部直列経路 9 5,9 9 を介して上 向 き データ 転送を能動化する。転送経路がそのように能動化 されると、クロック動作によつて第2レジスタ対

ずれかから出力される。状態 A におり B H A におり B H A におり B H A におり B H A におり C H A においり P A とにおいてに クリング B A においり M - 1 の B E A の D が B A においり P A を与えないの C T A B B A で A P D で A B B A で A B B A で A B B A で A B B A で A B B A で B B A で A B B B A で A B B B A で A B B A C B B A

リフレッシュが必要になるとき、スタックへの全アクセスが禁止される。もしスタックが状態 Aにあれば、POP信号が与えられ、かつ連続した2ヵ個のクロック信号によつて各ワードは、第1A図、第1B図、第2A図および第2B図に関して前述されたようにダウン方向経路に関連の電荷再生手数11を介して、1レジスタ対だけダウン

シフトされる。もしスタックが状態 B にあれば、 P U 8 H 信号が与えられてかつ連続した 2 m 個の クロック 催号によつて各 ワードは、第 1 A 図、第 1 B 図、第 3 A 図および第 3 B 図に関して的述さ れたようにアップ方向経路に関連の電荷再生手般 を介して、1 レジスタ対をアップシフトする。

との発明の好ましい実施例のスタック構造は単 ナップ上に有利に構成される。そのように構成されたとき、PUSHおよびCHIP POP入力 国路 19,23ならびにPOPおよびOUT出力回路21, 25が完全に両立できて、第7回および第8回に示されるように関単なはする。各チップ113のPUSHのアクの拡張を容易にする。各チップ113のPUSHのアクを被されて、かつを使がまたが、かつが113のCHIP POP接続23へ接続される。後述するように、クノモリ機構の方法に基づいてアップを担け、アファントラを表をよった。 ないことを確実にする。

データのダウンシフトの間、信号が P U S H 森 85に与えられて上部アルミニウム電板93を介 してソース91からの電荷注入を許容する。加え、 て、状態A借号もまた与えられる。ダウンシフト の間のOUTおよびPUSH回路19,25 の協働 を考察するために、スタツクがM - 1 股へ満たさ れることを想定しよう。2nピツト(1ワード) のダウンシフトを考察すれば、最後の1つ手前の レジスタM-1内の1ワードは第1出力ANDゲ ート47 および第2 チップの第1 PUSH ANDが ート37を介してシフトされて第2チップの第1 レジスタ対20へ至る。そのワードもまた第1チ ップの最終レジスタMヘシフトされる。

後親のアツブシフトの場合、たとえばリフレツ シュの場合にアータがなくならないようにレジス ま対および第1レジスタ対20内に二重にアータ が存在する必要がある。そのようなアツブシフト だおいて、POP信号が下部直列チャネル95. 99を開けるPOP制御鉄B3へ与えられ、かつ

前傷の特許請求の範囲内において、この発明が特 との発明の好せしい実施例のゲート方法の特に 定的に述べられたようなものよりほかにも実施さ 有利な性質はいまや明らかである。2個の歯単な れよう。 「接続はダータ損失なしに2個の電荷転送業子スタ なおとの発明の実施態様は以下に示すものであ ツクメモリチップ間のデータのアップおよびダウ ンシフトも容易にする。データの書込および統出

一般に、この発明の好ましい実施例のスタック 構造および機構は、造成されたデータ転送および 入出力動作において大きな融通性を許容する。必 要なことは適当な制御信号およびクロツクシーケ ンスが与えられることだけである。それゆえに、 上の説明は、この発明の好ましい実施例において 行なわれる可能なデータ転送を輸じ尽そうとする ものではない。しかしながら、開示されたスタッ クメモリの構造、動作および制御から、この技術 の分野における通常の技術者はこの発明の範囲お よび精神を離れることなく、説明された好ましい。 実施例の動作および機構において多くの変形を容 易に連収することができるであろう。それゆえに、

は単チツブメモリスタツクに対してすでに述べら.

れたように建設される。

状態を信号が与えられる。従つてアツブ胚路が第 2チップの第2レジスタ対22からPOP出力 116および CHIP POP入力23を介して第1 ナップの最終レジスタMへ存在する。しかしなが ら、ANDゲート113および第1POP AND ゲート69が不能動化されているので、第2チッ プの第1レジスタ対20から第1チップまたは第 2チップの第2レジスタ対22への経路が役に立 たない。レジスタがクロツクされるとき、第2チ ツブの第1レジスタ対内のデータはなくなる。し かしながら、同時に第1チップのMレジスタ内の 同一データがM-1レジスタへアップシフトされ 任意のデータ祖失を訪ざかつ順にデータを維持す る。同時に、第2チップの第2レジスタ対22か らのテータがアップ鉄105を介して第1レジス。 タ対20へ、かつ第2POP ANDゲート67、 ORゲート73、CHIP POP堆幅器24および 下部 度 列 経 路 95、99を介 し て M レ ジスタ 対 ヘ シ フ トされ、再度Mレジスタと第2チップの第1レジ スタ対20との間に冗長を確立する。

(1) データビツトが、ストアされた電荷のパケ ツトによつて扱わされる複数個のシフトレジスタ を備え、各レジスタは入力端および出力端を有し、 かつ各レジスタがその隣接レジスタの方向と反対 方向にシフトするように一方の次に他方が積み重 ねられかつ民向されかつクロツクされ、および

前記レジスタを相互接続するために選択的に動 作して、前記レジスタを介して前記データピツト の各々のダウンシフトおよび前記テータピツトの 各々の再生を能動化し、または前記レジスタを介 して前記データピツトの各々のアップシフトおよ び前紀データビットの各々の再生を能動化する手 及、を備えたデータストレージ装置。

,(2) 前配相互接続手段は、さらに、前記グウン シフトまたは前紀アップシフトの完了で前紀レジ スタ内の前配データピットの直列順序の維持を可能にする実施維集(1)項配数のデータストレージ

(3) 前記シフトレジスタのスタツクへデータビットを入れる手段、

的記スタックへ入れられた最後の一連のデータ ピフトを読み出す手数、および

前記スタックへ入れられた最初の一連のデータ ピットを読み出す手段をさらに含む実施態様第(2) 項記載のデータストレージ装置。

(4) 前記スタックの最終レジスタへデータビットを入れる手段をさらに含む実施意様第(3)項記載のデータストレージ装置。

(5) 前記シフトレジスタの各連続的な対はデータワードを含むピツトをストアし、前記対の各々の第1レジスタはデータワードの最初の半分をストアするための第1股を含み、かつ前記対の各々の第2レジスタはその間じデータワードの後の半分をストアするための第2股を含む実施整律第(2)項記載のデータストレージ装置。

戦のデータストレージ装置。

(7) 前記ダウンゲート手段、アップゲート手段 および選択的駆動手段は、

各前記第1段シフトレジスタの専電チャネルへ 電荷を往入するための電荷ソース手段、

第1 アルミニウム電極と第1 シリコン領域とを 含み、前記ソース手段からの電荷注入を導過させ かつ制御する第1 経路、

第2 アルミニウム電極と第2 シリコン領域とを 合み、前配ソース手段からの電荷注入を非通させ かつ制御する第2 経路、

各前紀第2段レジスタの出力端を、各前紀第2段にそれぞれ後続しかつ隣接するレジスタ対の第1段の前記第1シリコン領域へ接続するための接続手段、

各前記第2段レジスタの出力端を、各前記第2 限にそれぞれ先行しかつ隣接するレジスタ対の第 1段の前記第2シリコン領域へ接続するための接 練手段、

各前紀第1アルミニウム電振へ接続される第1

(6) 前記シフトレジスタは電荷転送業子シフトレジスタから成り、ならびにデータピットをダウンシフトし、アツブシフトし、かつ再生するための前記シスタを相互接続するための前記手段は、前記シフトレジスタの各々の出力端での電荷再生手段、

各前記第1段レジスタの出力増から前記等生手 限を選してそれぞれ対になった前記第2段レジス タの入力増への前記データピットの転送を可能に するための手段、

各第2段レジスタの各出力端から前配再生手段 を通してそれぞれ後続するレジスタ対の第1段レ ジスタの入力端への前配データピットの転送を可 能にするためのダウンゲート手段、

各第3股レジスタの出力増から前配再生手敷を 通してそれぞれ先行するレジスタ対の第1股レジ スタの入力増への転送を可能にするためのアップ ゲート手段、および

前紀アップゲート手段およびダウンゲート手段 を選択的に駆動する手段を含む実施機嫌第(4)項配

制御線、および

各前記第2.アルミニウム電腦へ接続される第2 制御粮を含む実施機様等(5)項記載のデータストレージ装備。

(8) 第1日よび第2制御信号を発生する手股を さらに含み、かつ前記スタックへデータを入れる ための前配手段は、

アータエントリ線、および

前紀第1例即信号によつて駆動されて前紀線から前紀スタックの第1の前記レジスタ対の第1股ペデータを入れ、かつ前記第2例即信号によつて 駆動されて前記線から前記スタックの第2の前記 レジスタ対の第1股ペデータを入れる手段を含む 実施意様第(7)項記載のデータストレージ装置。

(g) データを前配館 1 レジスタ対および前配第 2 レジスタ対へ入れるための前配手段は、

入力を前記データエントリ線と前記第1制御信号とから受け、かつその出力が前記第1レジスタ対の第1股の第1シリコン領域へ接続される第1ANDゲート、ならびに

特別 昭51-50616(12)

入力を前記データエントリ線と前記第2例如信号とから受け、かつその出力が前記第2レジスター対の第1股の第2レリコン領域へ接続される第2 ANDゲートを含む実施意根第個項記載のデータストレージ装置。

09 前記スタックへ入れられる最終アータを挟 み出すための前配手配は、

前記第1例毎個号によつて駆動されて前記第1 レジスタ対からデータを使み出し、かつ前記第2 額毎個号によつて駆動されて前記第2レジスタ対からデータを読み出す手段を含む実施的様常(9) 項配載のデータストレージ装置。

四 前記第1レジスタ対および前記第2レジス タ対からデータを読み出す前記手段は、

前配第1レジスタ対の第2股出力端と前記第1 餌御信号線とからの入力を有する第3ANDゲート。

前配第2レジスタ対の第2股出力組と前記第2 制御信号鉄とからの入力を有する第4 A N D ゲート。ならびに

能み出す手段を含む実施意様第四項記載のデータ ストレージ装置。

tal 的配数数およびその一つ手前のレジスタ対からデータを読み出すための前紀手段は、

前配最終の一つ手前のレジスタ対の第2股出力 輸と前記第1制御信号線とからの入力を有する第 6 A N D ゲート、

的配表終レジスタ対の出力増と前配第2制包信号級とからの入力を有する第7 A N D ゲート、ならびに

的配係のおよび第7ANDゲートのそれぞれの出力からの入力を有する第3〇Rゲートを含む実施動様等間項配較のデータストレージ装置。

(四 データワードが直列順序で連続的にストアされるシフトレジスタのスタッタ、および

前記ワードの連続的順序を妨げることなく前記 スタック内で前記データワードをアップまたはダ ウンシフトする手段から成るデータストレージ技

師 前記シフトレジスタは電荷転送業子シフト

前記第3および第4ANDゲートの各々の出力から入力を受ける第10Rゲートを含む実施想象 第四項記載のデータストレージ技能。

03 前記第1レジスタ対の第2股の出力増を前記第2レジスタ対の第1股の第1シリコン領域へ接続するための前記接続手段は、さらに

前配第 1 レジスタ対の前配第 2 股の出力と前配第 1 制御信号線とから入力を受ける第 5 A N D ゲート、ならびに

前記第5 ANDゲートの出力と前記第2 ANDゲートの出力とから入力を受け、かつその出力が前記第2 レジスタ対の第1 般の第1 シリコン 低域に接続される第2 ORゲートを含む実施超様第600、項記載のデータストレージ接電。

(5) 前記スタックへ入れられた第1*アー*タを挽 み出すための前配手段は、

前記第1制御信号によって駆動されて前記スタックの最終の一つ手前のレジスタ対からデータを 彼ろ出し、かつ前記第2制御信号によって駆動されて前配スタックの最終レジスタ対からデータを

レジスタであり、かつ前記データワードをシフト する前記手段は、

データワードの最終ピットをストアするレジスタを、すぐ前に先行するデータワードの最初のピットをストアするレジスタへ接続するアップゲート手段、

データワードの最終ピットをストアするレジスタを、すぐ後に後続するデータワードの最初のピットをストアするレジスタへ接続するダウンゲート手政、

各データワードの最初および最終ピットを包含するレジスタの中間にあるレジスタを接続してそれらの間の直列データ転送を容易にする中間ゲート手段、ならびに

前紀アップゲート手段および前記ダウンゲート 手段を選択的に能動化する手段から成る実施態機 第四項記載の装置。

の 電荷転送素子シフトレジスタのスタックから成るメモリにおいて、電荷パケットの形態で前 にレジスタの少くとも1個へのデータピットエン トリを制御する装置であつて、

ソース領域、

前記ソース領域と前記少くとも1個のシフトレジスタの導電テヤネルとの間に介在され、少くとも1個の創御領域を含む第1等電径路、ならびに前記ソース領域と前記少くとも1個のシフトレジスタの導電テヤネルとの間に介在され、少くとも1個の制御領域を含む第2等電径路から仮る技

師 前記第1等電経路は第1アルミニウム制御 領域と第1シリコン制御領域とを含み、かつ前記 第2等電経路は第2アルミニウム制御領域と第2 シリコン制御領域とを含む実施超標第10項記載の データエントリ制御装置。

(は ストアされた電荷があるかないかによって データピットが表わされる一連のシフトレジスタ ドストアされたデータをリフレッシュする方法で あつて、

各々の前記データピットを同時に再生し、かつ . 各々の前記データピットを同時に再生する間に

データワードをシフトするリフレッシュ方法。 4、図面の簡単な説明

第1 A 図および第1 B 図はこの発明の好ましい 実施供の簡易概略図を含む。

第2 A 図および第2 B 図は19 フレッシュモードでの第1 A 図および第1 B 図の実施例において形成されたデータ転送経路の紙略図を含む。

第3 A 図および第 8 B 図は他のリフレッシュモードでの第1 A 図および第1 B 図の実施例において形成されたデータ転送経路の概略図を含む。

第4 A 図および第4 B 図は第1 A 図および第1 B 図の実施例の特に有利な単チップ集積回路実施の戦略図を含む。

第 5 A 図および第 5 B 図は第 4 A 図および第 4 B 図に示されるサンドイッチゲートおよび創御回 路の拡大幹細図を含む。

第6回は第4 A 図および第4 B 図ならびに第5 A 図および第5 B 図のサンドイツチ構造の動作を 表わす輸送図である。

第7図は好ましい実施例の設計拡張の概略器で

特別 昭51―50616(13) - タピットを後戻りさせ

被いて前記スタックでデータピットを後戻りさせ るようにシフトするリフレッシュ方法。

面 複数個の再生手段を含む電荷転送累子シフトレジスタのスタックにストアされたデータビットをリフレッシュする方法であつて。

前記スタック内をダウンしてかつ少くとも1個 の前記再生手段を通して各々のデータピットをシ フトし、かつ

続いて前配スタック内を後戻りしかつ少くとも 1個の前配再生手段を通してデータピットをシフ トするリフレッシュ方法。

四 各々が再生手段を含む電荷転送業子シフト レジスタのスタック内に連続的に配列されたワー ア形態でストアされたデータをリフレッシュする 方法であつて、

前記スタックの少くとも1ワード位置ダウンしかつ少くとも1個の再生手段を通して各データワードをシフトし、かつ


続いて前記スタックの少くとも1ワード位置後 乗りさせかつ少くとも1個の再生手段を通して各


ある。


第.8 図は第7 図の設計拡張の 2 チップエレメント間の倫理接続を辞額に示す紙略図である。


図において、1~Mはレジスタ対、1 3 はアツブゲート、1 5 はダウンゲート、1 1 は再生手取、1 9 は P U 5 H 入力回路、2 1 は P O P 出力回路、2 8 は C H I P P P O P 入力回路、2 5 は O U T 出力回路、2 7 は クロックおよび制御回路を示す。


特許出願人 パロース・コーポレーション (m) 代 理 人 弁理士 衆 見 久 解記 (m)














This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.